Debugging von RISC-V-Bausteinen

摘要

PLS Programmierbare Logik & Systeme unterstutzt mit ihrem Debug-, Test- und Systemanalysetool Universal Debug Engine (UDE) nun auch die offene und lizenzfreie RISC-V-Architektur sowie die Cyclone-V-FPGA-Familie von Intel. Bei RISC-V handelt es sich bekanntermassen um eine auf dem RISC-Designprinzip beruhende Befehlssatzarchitektur, die im Gegensatz zu anderen Architekturen dank der BSD-Lizensierung fur alle Interessenten frei zuganglich ist. Neben der generellen Befehlssatzunterstutzung der RISC-V-Architektur fur 32- und 64-bit-Anwendungen bietet die UDE eine Reihe weiterer praktischer Vorteile wie z. B. zwei Aufrufkonventionen der Registernamen: die Standard-Calling-Convention und die psABI mit symbolischen Namen.