高耐圧1.2-μmCMOSプロセスを用いた超高速ビデオカメラ用CCD電源チップの設計

摘要

斜行直線CCD型メモリーを備える画素周辺記録型撮像素子(ISIS)で100から150の連続画像を1億枚／秒の速度で撮影する超高速ビデオカメラの開発を行っている．システムの電源電圧は最大8Vであり，電源チップはCCDチップのクロック当り最大5-nFの負荷容量を駆動する．本研究では，約32Vの絶縁破壊電圧をもつSOI型1.2-μm CMOS／プロセスに基づき，クロックを生成する電源チップの設計を目指す．バルク型1.2-μm CMOSプロセスのMOSFET電流－電圧特性の実測値に合わせたLEVEL2モデル·パラメータに対し，そのチャネル不純物濃度が深さ方向にそのまま変わらない同プロセスを想定した．基板はノンフローティングにし，そのコンタクト抵抗が小さくなるようにレイアウトを工夫し，横型のnpn-或いはpnp-BJTを活性化する統合CBiCMOSバッファ回路により大きな負荷を駆動する．回路シミュレーションの結果，電源電圧が8Vで負荷容量が5-nFの場合，β{sub}Fを100とした統合CBiCMOSバッファ回路は，ファンアウト4の2段CMOSインバータに比べ，遅延時間が約1/10となり，エネルギーは約101％と僅かに上回っている．5-nFの負荷容量に対し最大8MHzでしか動作しないので，さらに新しい工夫が必要とされている．