基于0.18μmCMOS工艺的8位超高速采样保持电路设计

摘要

近年来，随着数字通信技术的不断发展，各种高速数字通信系统对模拟数字转换器(ADC)的性能，特别是速度上的要求越来越高，这也成为了ADC的发展趋势之一。 采样保持电路作为许多模拟电路和混合信号集成电路中的关键单元电路之一，广泛应用于模数转换器、CMOS开关电容滤波器、积分器等电路中。在模数转换器中，采样保持电路作为整个信号处理链中的第一个模块，采样保持电路的性能直接决定了整个模数转换器的性能。因此，设计一个高速、高精度的采样保持电路就显得尤为重要。 本文主要工作是设计一个基于0.18μm CMOS工艺的8位超高速采样保持电路。本文首先简单概述了模数转换器的发展、性能指标以及几种高速ADC的结构特点和工作原理。然后分析了采样保持电路的基本结构和工作原理，着重分析了采样开关和各种非理性因素对电路的影响。在此基础上，设计了一个开环结构的采样保持电路，并运用Cadence Spectre软件对电路进行了性能分析和仿真。结果表明，电路达到了设计要求，具备良好的性能指标。最后利用SMIC 0.18pm 1P6M的CMOS工艺，采用Cadence系统软件提供的Virtuoso Layout软件进行了版图设计。

目录

文摘

英文文摘

声明

第一章绪论

1.1 ADC的研究动态和发展趋势

1.2论文研究背景及意义

1.3论文的主要内容

第二章模数(A/D)转换器概述

2.1 A/D转换器基本原理

2.2 A/D转换器的主要性能指标

2.2.1理想A/D转换特性

2.2.2静态性能参数

2.2.3动态性能参数

2.3 A/D转换器的基本设计准则

2.4高速A/D转换器的介绍

2.4.1全并行结构ADC

2.4.2两步式结构ADC

2.4.3折叠插值结构ADC

2.4.4流水线结构ADC

第三章采样保持电路的研究

3.1采样定理

3.2采样保持电路的结构

3.2.1基本结构

3.2.2开环结构

3.2.3闭环结构

3.3采样开关

3.3.1 MOSFETs开关

3.3.2 MOSFETs开关非理想因素

3.3.3差动采样开关

3.4运算放大器的设计理论

3.4.1运算放大器的性能参数

3.4.2几种运放结构的比较

第四章采样保持电路的设计及仿真

4.1两种常用结构的采样保持电路

4.1.1电荷传输型采样保持电路

4.1.2电容翻转型采样保持电路

4.2基于米勒电容的采样保持电路设计

4.2.1基于米勒电容的采样保持电路原理

4.2.2基于米勒电容的采样保持电路设计及仿真

4.3高速采样保持电路的设计

4.3.1采样开关的设计

4.3.2缓冲器的设计

4.3.3采样保持电路的仿真及结果分析

4.4超高速采样保持电路的设计

4.4.1采样开关的设计

4.4.2输出级的设计

4.4.3采样保持电路的仿真及结果分析

第五章版图设计

5.1版图设计流程

5.2版图设计准则

5.2.1匹配设计

5.2.2抗干扰设计

5.2.3可靠性设计

5.3版图设计的实现

第六章结束语

致射

参考文献

作者攻读硕士期间的研究成果和参加的科研项目