...
首页> 外文期刊>電子情報通信学会技術研究報告. VLSI設計技術. VLSI Design Technologies >LUTカスケード·エミユレ一夕におけるレール出力の符号化法について
【24h】

LUTカスケード·エミユレ一夕におけるレール出力の符号化法について

机译:关于LUT级联轨输出的轨道输出编码方法·EMI YURU继电器

获取原文
获取原文并翻译 | 示例
           

摘要

LUTカスケード·エミュレータにおいてレール出力の符号化法を工夫することにより,セルの総出力数を削減する方法を示す.LUTカスケード?エミュレータでは,各セルの入力数を減らしてメモリ量を削減するとセル数が増加し評価時間が大きくなる.しかし本手法によりレール出力の符号化を工夫してセルの総出力数を削減することで,セル数を増加させることなく必要メモリ量を削減できる.本手法では多出力関数を表現するために,特性関数を表すBDD(BDD_Lor_CF)を用いる.実験により多くのベンチマーク関数において,必要メモリ量を平均約25%削減することができた.
机译:LUT级联仿真器通过设计轨道输出的编码方法来表示减少电池的细胞数的方法。 LUT级联仿真器减少了每个单元的输入的数量,并减少了内存量增加,评估时间增加。 然而,通过设计通过该方法的轨道输出的编码,可以通过减少细胞数来减少所需的细胞数而不增加细胞数。 在该方法中,表示表示特征函数的BDD(BDD_LOR_CF)来表达多输出功能。 实验已经能够在许多基准函数中减少约25%的所需内存量。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号