回路面積を考慮したSuspicious Timing Error Prediction回路の挿入位置決定手法の改良と評価

摘要

近年，半導体技術の進展に伴いタイミングェラー発生の危険性が増加している．STEPはタイミングェラーを事前に予測できる手法であるが，STEP回路を挿入する位置が重要である．このような背景から、回路面積を考慮したSTEP回路の挿入位置決定手法を提案した．本手法ではSTEP回路の個数を削減するために短いパスを無視するが，長いパスまで無視する可能性があった．また，短いパスに合わせて位置ラベルを付けるため，STEP回路の挿入位置がパスの後半に偏る可能性があった．本稿ではSTEP回路の挿入位置決定手法で用いる，短いパスの探索方法とラベル付けの方法を改良する．パスの長さを推定することで短いパスのみを無視できるため，これまでSTEP回路を挿入しなかった長いパスで発生するタイミングェラーが予測できる．また，任意の長さのパスに合わせたラベル付けもできるため，チェックポイントがパスの後半となることを防ぐ．改良した手法を複数の回路に対して適用し，最大動作周波数の向上を図る．実験結果よりSTEP回路を入れない場合と比較して，最大動作周波数を平均1.71倍に向上させることができた．改良前の手法と比較すると，最大動作周波数を平均1.15倍に向上させることができた．