ジッタ耐性に優れたパラレル型CDRを用いた12.5Gbit/s CMOS BERTLSI

摘要

ジッタ耐性に優れたパラレル型CDR （Clock and Data Recovery）とそのCDRを用いた12.5 G bit／s BERT （Bit Error Rate Tester）LSIを0.13 μm CMOSプロセス（f{sub}T＝60G Hz）で実現した。 12.5G bit／sでのエラーフリー動作に加えて、9.95、10.3、10.7、及び、11.1Gbit／sでのエラーフリー動作も確認している。 また、CDRのジッタ耐性がSONET OC－192のジッタ耐性規格を満たし、さらに、XFP （10 Gigabit small form facter pluggable module）のジッタ耐性規格をも満たしていることを確認した。