首页> 外文期刊>電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices >7nsのアクセスタイム、27fA/bの待機時電流、25μW/MHzの動作時電力を達成した低電力MCU向け65nm 128kb SRAMの開発
【24h】

7nsのアクセスタイム、27fA/bの待機時電流、25μW/MHzの動作時電力を達成した低電力MCU向け65nm 128kb SRAMの開発

机译:7ns的访问时间,65纳米SRAM 128KB低功耗MCU实现27fA / B待机电流,25μW/ MHz工作发展的动力

获取原文
获取原文并翻译 | 示例
获取外文期刊封面目录资料

摘要

65nmテクノロジーで128kbの低リークSRAMを開発し保持モードの待機時電流3.5nA(27fA/b)を達成した。Quarter array activation scheme(QAAS)とcharge shared hierarchical bit line(CSHBL)を適用し、動作時電力は、25μW/MHzを達成。このSRAMのリーク電流は低電力MCUのディープ·スリープ·モードの電流に比べて無視できるほど小さいため、SRAMの全てを、ディープ·スリープ·モードの時でさえ通電させておくことが可能になった。
机译:65 nm技术开发了128 kB低泄漏SRAM,并在保留模式下实现了3.5 NA(27 FA / B)的待机电流。 应用季度阵列激活方案(QAAS)和电荷共享分层位线(CSHBL),运行功率达到25μW/ MHz。 与低功耗MCU的深度睡眠模式的电流相比,该SRAM漏电流可忽略不计,因此可以在深度睡眠模式时启用所有SRAM。。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号