スイッチのオン抵抗がパイプライン型ADC性能に及ぼす影響とセトリング時間最適設計技術の検討

摘要

本論文では、スイッチのオン抵抗がスイッチトキャパシタ回路、特にパイプライン型ADCの単位変換回路であるMulti-plying digital-to-analog converter (MDAC)のステップ応答に与える影響について検討した。 その結果、MDACの応答を求める理論式及びシミュレーションより、MDACのセトリング時間はスイッチのオン抵抗の最適化を行うことで大幅に改善できることが示された。 この最適化はシングルビット構成のMDACだけではなく、マルチビット構成のMDACについても高速化に効果的である。また、オペアンプのスルーイングを考慮した詳細な解析によれば、マルチビット構成のMDACのほうがシングルビット構成よりも高速が可能な場合があることがわかった。このスイッチの最適化は、消費電力を増加させずにセトリング時間を最大で50％程度削減可能である。