ホールスラスタ内部解析用PIC法計算のArria 10 SoC FPGAへの実装

摘要

ホールスラスタは，世界規模で活発に開発が行われている全電化衛星の推進機構として知られている．開発コスト面での制約上，ホールスラスタの研究開発には計算機を用いた数値シミュレーションによる解析が欠かせない．ホールスラスタ内部のプラズマの挙動を再現する手法として，粒子法の一種であるParticle-In-Cell（PIC）法が用いられている．PIC法は不規則なメモリアクセスパターンを有し，かつデータハザードの一種であるRAWハザードが多発する処理を含むため，低い実行性能と計算コストの高さが問題とされている．本稿では，PIC法計算環境としてARM プロセッサベースのミッドレンジSoC FPGAであるArria 10 SoC Dev．Kitを採用し，CPUとFPGAを協調動作させることで対象PIC法計算の性能を高度化する．その結果，対象処理部に関して，本実装はArria10SoCのARMコアのみを用いた実装に対して3.40倍高速であり，NVIDIA K20c GPUを用いた実装に対して2.51倍高速であることがわかった．