ゲート接地MOSFETを利用して並列負帰還を形成した低電力化雑音打ち消しLNAの小面積化

摘要

ゲート接地増幅回路とソース接地増幅回路を組み合わせた，雑音打消しLNAの内部に並列負帰還を用いた回路が知られている．低雑音化，低消費電力化が実現する一方で，負帰還をかける際に結合容量を用いていることから，面積は増大している．結合容量を用いない設計で任意のバイアスを与えるためには，ソース接地回路の設計に制約が生じる．本稿では，ソース接地回路の負荷を分割することにより，この制約を解消し，回路の低面積化を実現する．