プラズマCVD酸化膜における界面制御技術：酸化膜形成の前処理でトランジスタ特性を左右する界面物性を制御

摘要

半導体デバイスは，2次元の微細化に物理的な限界が迫っており，3次元化の技術開発が進められていまれしかし3次元デバイスでは，シリコン（Si）トランジスタのゲート酸化膜形成に従来の高温プロセスが使用できませh。一方，プラズマCVD（Chemical Vapor Deposition）などの低温プロセスも，酸化膜とSi基板の界面に欠陥が生じ，デバイス特性が悪化する問題があります：そこで東芝は，Si最表面をあらかじめ酸化する前処理でプラズマCVDの成膜時に界面欠陥を低減する界面制御技術を開発しました。これにより，界面に捕獲される電子を抑制し，デバイスの信頼性向上が期待できます。