...
机译:低功耗多核嵌入式系统的行为感知缓存层次结构
Waseda Univ Grad Sch IPS Wakamatsu Ku Hibikino 2-7 Kitakyushu Fukuoka Japan;
Waseda Univ Grad Sch IPS Wakamatsu Ku Hibikino 2-7 Kitakyushu Fukuoka Japan;
Waseda Univ Grad Sch IPS Wakamatsu Ku Hibikino 2-7 Kitakyushu Fukuoka Japan;
Waseda Univ Grad Sch IPS Wakamatsu Ku Hibikino 2-7 Kitakyushu Fukuoka Japan;
State Grid Jibei Elect Power Co 1 Nan Xiang Di Zang An Beijing 100045 Peoples R China;
Cache hierarchy; multi-core processor; low power; embedded system;
机译:低功耗多核嵌入式系统的行为感知缓存层次结构
机译:具有虚拟内存支持的低功耗嵌入式系统的异构标记缓存
机译:具有虚拟内存的嵌入式系统中的低功耗缓存的动态标签减少
机译:针对低功耗嵌入式系统的特定于应用程序的共享最后一级缓存优化
机译:超低功耗数字系统的分层功率优化。
机译:通过多核任务映射和DVFS温度传感器辅助延长了卫星嵌入式系统的使用寿命
机译:热感知实时任务调度能源和电力系统优化使用多核系统的同质缓存层次结构
机译:基于编译器的嵌入式缓存系统设计空间探索与优化