机译:缓解组合逻辑中软错误影响的电路优化技术
Design; Reliability; Soft errors; Circuit optimization; Sequential circuits; Combinational logic;
机译:缓解组合逻辑中软错误影响的电路优化技术
机译:减轻逻辑电路中软错误的经济有效技术
机译:减轻逻辑电路中软错误的经济有效技术
机译:用于组合逻辑电路中在线错误检测的输入和输出编码技术
机译:用于建模和缓解纳米级静态CMOS逻辑电路中软错误的有效技术
机译:缓解SiGe-HBT电流模式逻辑电路中的单事件效应
机译:用于减轻门级设计中逻辑软错误的单元大小调整技术
机译:冗余对组合逻辑电路中FaUL DF结构和诊断的影响