FPGA負荷モジュールを動かして実験検証：低電圧·高速応答電源の実力

摘要

現代の電子システムの多機能化と処理の高速化に伴い，PLD (Programmable Logic Device)やマイコンは，高集積化とクロック周波数UPが進んでいます．ICの内部では数万～数千万個ものトランジスタが，数百MHzのクロックで高速にスイッチングしており，大きな損失を発生させています．この損失による発熱は高集積化の大きな壁になっており，半導体メーカ各社はコアの電源電圧を1.8V→1.2V→0.9Vというふうに低くしてきました．高集積化したICは，短時間に数Aから数十Aの大電流を引き込みます．図1に示すようにICが数A～数十Aの大きな電流を短時間（数μs）で出し入れすると，電源の出力電圧は変動しますが，CPUコアの電圧が1.2VのFPGAなどはこの電圧変動が50mV以下であることが動作条件です．