首页> 外文期刊>電子情報通信学会技術研究報告. VLSI設計技術. VLSI Design Technologies >機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ
【24h】

機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ

机译:CPU紧密耦合的硬件加速器,可加速机器语言的多个部分

获取原文
获取原文并翻译 | 示例
       

摘要

本稿では,機械語プログラムの指定区間をCPUと密結合するハードウェアアクセラレータに変換する手法において,複数の区間を処理対象にするためのハードウェア構成法を提案する.それぞれの区間をハードウェアに変換してCPUに並列接続するのではなく,一つのハードウェアモジュールが複数の区間の処理を実行できる構成をとる.これにより,複数の処理の間でハードウェア資源や制御が共有できるため,ハードウェアの利用効率が良くなる.また,プログラムの複数区間が合成可能になれば,アクセラレータからのソフトウェアサブルーチンの呼び出し等,複雑な制御構造を扱うことも可能になる.
机译:在本文中,我们提出了一种硬件配置方法,该方法用于将机器语言程序的指定部分转换为与CPU紧密耦合的硬件加速器的方法来处理多个部分。一个硬件模块可以执行多个部分的处理,而不是将每个部分转换为硬件并将其并行连接到CPU。结果,可以在多个进程之间共享硬件资源和控件,从而提高了硬件利用率。此外,如果可以合成一个程序的多个部分,则可以处理复杂的控制结构,例如从加速器调用软件子例程。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号