SIMD型プロセッサコア最適化設計のための多重ループに対応したSIMD命令合成手法

摘要

PackedSIMD型命令セットを持つプロセッサを対象としたHW／SW協調合成システムSPADESでは，PackedSIMD型命令を持つプロセッサを対象とした並列化コンパイラを必要とする．この並列化コンパイラは．まずSPADESが対象とするプロセッサコアにおいて，付加可能なすべてのハードウェアユニットを持つ仮想的なプロセッサを仮定する．仮想プロセッサ上で，入力アプリケーションの命令レベル並列度をPackedSIMD型命令を用いて最大限に抽出し，実行時間最小となるようにスケジューリングされたアセンブリコードを出力する．並列化コンパイラの出力により，合成するプロセッサの初期構成を得られる．本稿では，並列化コンパイラの中核をなす多重ループ構造の並列化アルゴリズムを提案する．提案手姑では入力アプリケーション内の多重ループ構造に対して命令レベル並列性を抽出し，PackedSIMD型命令を生成可能とする．提案手汝により，アプリケーション0）命令レベル並列性をPackedSIMD型命令を利用して抽出し，高速化されたアセンブリコードを出力する．計算機実験により提案手牡の有効性を評価する．