同期FIFOのFPGAベンダ非依存記述と高速化設計

摘要

開発の効率化には設計資産の再利用（ライブラリ化）が不可欠である．PPGAベンダ各社が競い合ってより良いライブラリを開発提供しているが，一方でユーザはベンダに依存した設計を強いられる．本稿では，ストリーム型のデータ処理で多用される同期FIFOについて，FPGAベンダに依存せず利用できる記述を検討する．ストリーミング型のデータ処理で主な性能要件となるスループットを重視し，小容量1τFIFO，大容量2τFIFO，大容量1τFIFOをライブラリ化設計した．これらの回路はVerilog HDLで記述されており，十分に小さく高速で，記述（ソースコード）に一切の変更を必要とせず多種多様なプラットフォームに展開できる．