一种基于FPGA的Virtual FIFO控制器的设计与实现

摘要

在高速数据采集系统中,高速大容量数据缓存成为一项关键技术,本文采用了Verilog硬件描述语言完成了Virtual FIFO控制器的读写操作设计工作，设计硬件采用Kintex-7系列FPGA外部挂载了4GB的DDR3 SODIMM,软件采用XILINX公司提供的DDR3的APP用户接口协议编写Virtual FIFO控制器,实现了对多片SO-DIMM DDR3内存条的访问控制,和不同时钟域下高速数据的传输,通过ISE ChipScope完成了对Virtual FIFO的验证与调试。表明了Virtual FIFO控制器的设计的正确性，最终将该设计与DDR3的IP核封装在一起，应用于高速数据采集系统中。