...
首页> 外文期刊>電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices >90-nm CMOS技術による多段階読出し方式を用いた128-Kbit,16ポートSRAMの設計
【24h】

90-nm CMOS技術による多段階読出し方式を用いた128-Kbit,16ポートSRAMの設計

机译:采用90纳米CMOS技术的多步读取方法的128 Kbit 16端口SRAM设计

获取原文
获取原文并翻译 | 示例
           

摘要

90-nm CMOS技術で2.5mm角チップにて,8-Read/8-Whte,128Kbit SRAMを試作した.メモリセルには,Static Noise Marginの問題のないレジスタファイル型の読出し/書込み分離型2ポートSRAMセルを用いた.更に,メモリアクセスのパイプライン化と読出しアクセスパスの多段化を採用することにより,高周波数での動作を可能とし,消費電力123mW@1.2GHz,最大0.6Tbpsのランダムアクセスバンド幅,及び,従来の多ポートメモリセル型の約1/17の小面積を実現した.
机译:8读取/ 8 Whte 128Kbit SRAM是在采用90纳米CMOS技术的2.5毫米方形芯片上原型制作的,该存储单元具有2个寄存器文件类型的读/写分离类型的端口,没有静态噪声裕量的问题。使用了SRAM单元,此外,通过采用存储器访问和多级读取访问路径的流水线,可以在高频和随机访问频带下工作,功耗为123 mW@1.2 GHz,最大传输速率为0.6 Tbps。已经实现了常规多端口存储单元类型的约1/17的宽度和小面积。

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号