65nm時代以降のSoCデバイステスト技術－Low-k/Cu配線技術対応の試験および解析手法一

摘要

高性能化するSoCデバイスにおける歩留まり向上とテスト品質の確保という課題を両立するため、デバイス毎に試験条件を最適化するアダプティブ·テストが授唱されている。 このアダプティブ·テストに要求される新しいATE（AutomaticTcstEquipmenL）の構造を示した。 その応用例として、今後65nmノド以降、主流になると言われている低誘電率膜と銅配線（low－lく／Cu）における新たな不良モードを試験するアダプティブ·テスト試験手法を0．18／LmプロセスのATE用LSlを用いて検討した。