首页> 外文期刊>エレクトロニクス实装学会志 >積層フリップチップ実装構造の残留応力低減構造に関する研究
【24h】

積層フリップチップ実装構造の残留応力低減構造に関する研究

机译:叠层倒装芯片安装结构的残余应力降低结构研究

获取原文
获取原文并翻译 | 示例
       

摘要

モリスタ,,ク構造に代表される同位相バンプ積層構造においては,バンプI'.11のチ,,プ残留応力が数t7 MPaにも達する場合があり,チツプ内あるいは積層チ,プ間でデバィス特性分布が生じることが念されてしる。そこで,応力振幅約3OMPa以下に抑制し,積層チツプ間の応力分布の相違もほぼ0 MPaにできる構造を提案した「ンプとViaの接続構造において,千鳥配線構造が局所残留応力を低減するうえで有効であることを示し,さらに,低弾性率の緩#u材料をバンプ直Fに形成することも,局所残留応力の発生を抑制するうえで有効であることを示した。以I_の結T,から,今後の高信頼·高性能ISIの実現には,残留応力を低減する最適構であることを明らかにした。
机译:在以莫里斯塔(Morista)结构为代表的同相凸块叠层结构中,凸块I’.11的残余应力可能达到几t7 MPa,并且器件被设置在芯片中或叠层芯片之间。假设将出现特征分布。因此,我们提出了一种结构,该结构可将应力幅度抑制到大约3 OMPa或更小,并使层压芯片之间的应力分布差接近0 MPa。“在泵和过孔之间的连接结构中,交错的布线结构减小了局部残余应力。证明是有效的,并且还表明在凸块直线F上形成具有低弹性系数的疏松#u材料在抑制局部残余应力的产生上也是有效的。由上可知,为实现未来的高可靠性和高性能ISI,减少残余应力是最佳结构。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号