24nm 64GビットMLC（2ビット／セル）NANDフラッシュメモリの設計技術

摘要

NANDフラッシュメモリは，メモリセルの微細化により，年率約30％でメモリデンシティを向上させてきた。しかし，微細化はその難易度から鈍化する傾向にあり，メモリセルアレイ以外の周辺面積を縮小することの重要度が増してきている。東芝は，周辺回路の面積を大幅に削減することで79％という高いメモリセル領域占有率と151mm~2という小さなチップサイズを実現した，64GビットMLC（Multi Level Cell：2ビット／セル）NANDフラッシュメモリを24nm CMOS（相補型金属酸化膜半導体）技術を用いて開発した。メモリデンシティは54Mバイト／mm~2に達する。