1Gbps IPsecアクセラレータのアーキテクチャ

摘要

我々が開発した1Gbps IPsecアクセラレータLSIのアーキテクチャについて説明する．本LSIでは暗号方向，復号方向ともに並列パイプライン構造をとり，150MHzで最小パケット長の1Gbps双方向フルワイヤIPsec処理が可能である．150MHzの動作周波数は低消費電力プロセスで実現できるため，フルワイヤ処理時においても低い消費電力におさえることができ，高スループットと低消費電力の両立が可能である．