首页> 外文期刊>電子情報通信学会技術研究報告. ニュ-ロコンピュ-ティング. Neurocomputing >深層神経回路網のハードウェア実装におけるシナプス荷重値分解能に関する研究
【24h】

深層神経回路網のハードウェア実装におけるシナプス荷重値分解能に関する研究

机译:深度神经网络硬件实现中突触负载值解析的研究

获取原文
获取原文并翻译 | 示例
           

摘要

深層学習とはニューラルネットワークを多層にして学習させる機械学習の方法の一つである.この深層学習が注目を集めている理由は、画像認識や音声認識などの分野で従来の手法に比べて非常に高い精度を示したことである.最近では深層神経回路網のハードウェア化に関する研究も盛んに行われているが、実装の規模を決める大きな要因の一つがシナプス荷重値を保存するメモリのハードウェアコストである.そこで本報告ではシナプス荷重値のビット幅を変化させていったときの学習性能が荷重値に対してどのように変化していくかにづいて調査する.
机译:深度学习是在多层中训练神经网络的机器学习方法之一。这种深度学习之所以引起关注,是因为与传统方法相比,它在图像识别和语音识别等领域显示出极高的准确性。近来,已经积极地进行了深度神经网络的硬件化研究,但是决定实现规模的主要因素之一是存储突触负载值的存储器的硬件​​成本。因此,在本报告中,我们研究了当突触负载值的位宽改变时,学习性能相对于负载值的变化。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号