半導体ドレイン層及び狭チャネルメサ幅による縦型InGaAsチャネルMISFETの高電圧利得化

摘要

我々はヘテロ接合電子ランチャと真性半導体チャネルを有する縦型MISFETの研究を行っている。この構造により7MA/cm~2の高電流密度を観測したことを報告しているが、出力コンダクタンスが大きく電圧利得は0.3に満たなかった。今回、出力コンダクタンスを低減するためゲート電極がチャネル全体を覆うよう半導体ドレイン層を設け、同時に23nmの狭チャネルメサを実現した結果に関して報告する。出力コンダクタンスの最大値は2.6S／mmから0.33S/mmに低減され、これにより最大電圧利得は0.3から5.7に向上した。最小サブスレッショルドスロープは650mV／decから134mV／decに改善した。