Minimierung des thermischen Widerstands von SMT-Leistungsbauelementen auf Leiterplatten fur Hochtemperaturanwendungen

摘要

Es wurde die Entwarmung von SMD Leistungshalbleitern im D2PAK-Gehause fur Hochtemperaturanwendungen untersucht. Die Bauteile sind auf FR4-Leiterplatten aufgelotet, wobei das Lot-Pad auf der Leiterplatte als ein Array mit "Thermal-Vias" ausgebildet ist. Die Thermal-Vias leiten die Verlustwarme des Bauelementes zur Unterseite der Leiterplatte ab. Eine Warmeleitfolie zwischen der Leiterplattenunterseite und einem Kuhlkorper ubernimmt die Funktion der elektrischen Isolierung. Thermische Simulationen und Messungen dieser Anordnung wurden bei 150℃ Umgebungstemperatur und 80℃ Kuhlkorpertemperatur durchgefuhrt. Die Ergebnisse zeigen gute Ubereinstimmung. Es wurden verschiedene Pad-Geometrien mit unterschiedlicher Anzahl von Thermal-Vias (99, 143 und 224 Thermal-Vias), sowie drei verschiedene Warmeleitfolien getestet. Eine Warmespreizung durch Vergrosserung der Pad-Flache auf der Leiterplatte gegenuber der Pad-Flache des SMDBauteilkorpers bringt eine nennenswerte Verbesserung (3.5 K bei 3 W Verlustleistung).