机译:降低逻辑电路的测试成本:减少测试数据量和测试应用时间
Logic Circuit; Test Cost; Test Compaction; Test Compression; Reduction Of Test Application Time;
机译:降低逻辑电路的测试成本:减少测试数据量和测试应用时间
机译:通过禁用扫描链技术减少测试数据量和测试应用时间
机译:通过禁用扫描链技术减少测试数据量和测试应用时间
机译:依次捕获扫描以减少测试数据量,测试应用时间和测试功率
机译:VLSI电路的测试模式生成和测试应用时间减少算法。
机译:心理速度测试中的重新测试可缩短响应时间:一项荟萃分析
机译:降低逻辑电路的测试成本-减少测试数据量和测试应用时间-
机译:XmD-7火控系统预B-58测试的数据减少编程第1卷,共3个功能描述数据减少系统