机译:子字段上的准循环非二进制LDPC码的低复杂度变换编码器体系结构
Western Digital Corporation, San Jose, CA, USA;
Western Digital Corporation, San Jose, CA, USA;
Encoding; Fourier transforms; Computer architecture; Generators; Complexity theory; Parity check codes; Decoding;
机译:准循环非二进制LDPC码的块分层解码器架构
机译:非二进制准循环LDPC码的高效混洗解码器架构
机译:非二进制准循环LDPC码的高效可配置解码器架构
机译:具有近容量性能的并行可编程非线性准循环LDPC代码
机译:非二进制准循环LDPC码的代数构造和有效编码。
机译:低复杂性解码下LDPC代码的错误指令
机译:基于Galois Fourier的准循环码低复杂度编码 转变