机译:CMOS多数逻辑门及其在单步ML可解码代码中的应用
North Univ China Sch Instrument & Elect Taiyuan 030051 Shanxi Peoples R China;
Northeastern Univ Dept Electron & Comp Engn Boston MA 02115 USA;
Qiqihar Univ Commun & Elect Engn Inst Qiqihai 161006 Peoples R China;
Logic gates; Decoding; Complexity theory; Transistors; Delays; Hardware; Sorting; Majority logic (ML) gate (MLG); memories; one-step ML decodable (OS-MLD) codes; soft errors;
机译:一步多数逻辑可解码码的梯度下降解码
机译:基于置信度传播的一阶多数逻辑可扣除码的迭代解码
机译:新的二进制单步多数逻辑可解码代码系列
机译:源自椭圆设计的一步多数逻辑可解码码
机译:类多数逻辑矢量符号码的纠错性能分析及其在分集组合系统中的应用。
机译:在简单通用的分子平台上实现级联逻辑门和多数逻辑门
机译:常规LDpC码一步多数逻辑解码的解析性能
机译:基于块设计的多数逻辑可解码纠错码