机译:自动验证定时并发约束程序
Dip. Matematica e Informatica, University of Vdine, Via delle Scienze, 206. I-33100 Udine, Italy;
automatic verification; reactive systems; timed concurrent constraint programming; model checking;
机译:定时并发约束编程的符号模型
机译:定时并发约束程序的抽象诊断
机译:证明定时并发约束程序的正确性
机译:使用基于约束求解器的方法验证和测试并发程序
机译:通过控制别名干扰来验证并发程序
机译:使用约束逻辑程序协调当前使用的临床实践指南对
机译:定时并发约束程序的自动验证
机译:跟踪代数自动验证实时并发系统