机译:通过时钟数据补偿增强微处理器的抗电源噪声能力
Clock-data compensation; Clock distribution; Clock jitter; Data-clock synchronization; Fmax; Microprocessor speed; Package resonance; Power delivery; Power supply noise;
机译:谐振电源噪声下增强时钟数据补偿效果的电路设计和建模技术
机译:使用电路架构框架的微处理器电源噪声感知布局
机译:微处理器操作中动态电源噪声和逻辑故障的实验评估
机译:通过时钟/数据补偿提高微处理器对电源噪声的抵抗力
机译:时钟产生和分配,以增强抗电源噪声能力。
机译:使用被动微处理器控制的膝盖与有源动力微处理器控制的膝盖进行经水平截肢的评估
机译:提高谐振电源噪声下时钟数据补偿效应的电路设计与建模技术