...
机译:具有自适应环路增益控制器的0.3–1.4 GHz全数字小数N分频PLL
Department of Electrical Engineering and Computer Science, Seoul National University, Seoul, Korea;
Adaptive gain control; all-digital phase locked loop (ADPLL); bang-bang phase and frequency detector (BBPFD); false position method; fractional divider; frequency search;
机译:具有动态环路增益控制的快速锁定全数字PLL,用于子GHz IOT应用程序的相位自对准机制
机译:适用于蓝牙LE的0.5V 1.6mW 2.4GHz小数N全数字PLL,具有在28nm CMOS中使用开关电容倍增器的PVT不敏感TDC
机译:基于40nm CMOS的基于超紧凑型9.4-14.8 GHz变压器的小数N全数字PLL
机译:具有自适应环路增益控制器和分数分频器的1.35GHz全数字分数N PLL
机译:具有90°相移锁定和有源开关电容环路滤波器的小数N分频PLL。
机译:具有包络跟踪射频功率放大器的具有可编程阶环控制器的全数字快速跟踪开关转换器
机译:具有自适应环路增益控制器和分数分频器的1.35GHz全数字分数-N PLL