机译:T4 SoC处理器中的下一代64b SPARC内核
Oracle, Santa Clara, CA, USA;
Body-bias; L3 Cache; SPARC; SerDes; System-On-Chip (SoC); clocking; coherency; idle power; interconnect crossbar; multi-core; multi-threaded; power management; single-thread performance; throughput performance;
机译:3.6 GHz 16核SPARC SoC处理器(28 nm)
机译:40 nm 16核128线程SPARC SoC处理器
机译:适用于关键任务UNIX服务器的第十代16核SPARC64™处理器
机译:T4 SoC处理器中的下一代64b SPARC内核
机译:用于多处理器SoC设计的自动总线生成。
机译:开发报告指南和核心结果集以对创新的外科手术程序和设备进行无缝标准化的评估:内容生成和Delphi共识过程的研究方案(COHESIVE研究)
机译:用于密集服务器应用程序的双核64b ultraSPARC微处理器