机译:使用时间逻辑对UML状态机进行形式化
E.T.S.I. Informatica, Universidad de Malaga, Campus de Teatinos, 29071 Malaga, Spain;
E.T.S.I. Informatica, Universidad de Malaga, Campus de Teatinos, 29071 Malaga, Spain;
E.T.S.I. Informatica, Universidad de Malaga, Campus de Teatinos, 29071 Malaga, Spain;
Statechart diagrams; interval temporal logic; specification; formal semantics; UML;
机译:线性时间逻辑,属性规范模式和事件处理语言形式化的时间属性的可理解性
机译:用于在对话和论证模型中正式化社会承诺的时间模态不可行逻辑
机译:使用时间不可行逻辑在对话和论证模型中形式化社会承诺
机译:使用时间逻辑系统映射UML语义的形式化
机译:无对角圆柱代数中的逻辑形式化
机译:基于逻辑的UMLS本体源兼容性评估
机译:关于线性时间逻辑,属性规范模式和事件处理语言正式化的易于理解性