机译:多核加速器芯片上的以缓存局部性为中心的并行字符串匹配
Myongji Univ, Dept Comp Sci & Engn, Yongin 449728, Kyungki Do, South Korea;
Myongji Univ, Dept Comp Sci & Engn, Yongin 449728, Kyungki Do, South Korea;
KISTI, Taejon 305806, South Korea;
机译:多核加速器芯片上的以缓存局部性为中心的并行字符串匹配
机译:多核加速器上的Boyer-Moore算法的高性能并行化
机译:轻量级OpenMP任务在嵌入式多核加速器上释放出细粒度的并行性
机译:针对多核Intel Xeon Phi加速器芯片上的不规则数据访问优化缓存位置
机译:芯片上的高效网络,针对平行,低功耗,低面积均匀的多核DSP平台
机译:基于FPGA的加速器家族用于近似字符串匹配
机译:在NUMA架构和多核加速器上的ILUPACK预处理CG解算器中利用任务和数据并行性