【24h】

FPGA ALGORITHM DESIGN

机译:FPGA算法设计

获取原文
获取原文并翻译 | 示例
       

摘要

Labview FPGA IP Builder add-on includes Xilinx technology and reduces need for manual optimization of FPGA algorithms. Integrates with LabVIEW. Features include increased FPGA design abstraction for enhanced productivity, improved algorithm performance and resource utilization, and separation of code and design constraints for IP reuse.
机译:Labview FPGA IP Builder插件包含Xilinx技术,减少了手动优化FPGA算法的需求。与LabVIEW集成。功能包括增强FPGA设计抽象性以提高生产率,改进算法性能和资源利用率以及分离代码和设计约束以实现IP重用。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号