55nmプロセスにおける新High-kトランジスタ技術

摘要

トランジスタのゲート絶縁膜に微量のハフニウムを付着させ、仕事関数制御によるしきい値電圧コントロール技術を確立し、低リーク電流で高性能、かつ製造工程数を大幅に削減したトランジスタを開発しました。この技術を液浸リソグラフイー加工技術と組み合わせた55nmノードCMOS「UX7LS」プロセスを紹介します。UX7LSでは、しきい値電圧制御範囲を0.3V～0.5Vとして、幅広いアプリケーション領域を同ートランジスタ構造でカバーすることが可能になりました。さらに、65nmノードのトランジスタと比較して約20％の性能向上と、最大15％の工程削減を実現し、SRAMサイズは0.446μm~2まで縮小しました。