...
机译:具有重定时抑制功能的CMOS高速多模分频器
Department of Electrical and Computer Engineering, University of California, Davis, CA, USA|c|;
CMOS; frequency synthesizer; multi-modulus divider (MMD); resynchronization;
机译:采用BiCMOS技术的低噪声,低功耗3-GHz 64〜127多模分频器实现
机译:用于PLL频率合成器的高频CMOS多模分频器
机译:用于PLL频率合成器的高频CMOS多模分频器
机译:基于TSPC逻辑的高速低功耗多模数分频器使用55nm CMOS
机译:CMOS中高性能MMWAVE电路和低功耗低抖动高速接口电路
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:具有可调范围CmOs延迟锁定环的亚皮秒抖动设计,适用于高速和低功耗应用