机译:具有故障安全逻辑的量子点元胞自动机中可测试加法器的设计
Natl Inst Technol Durgapur, Dept Comp Sci & Engn, Durgapur, W Bengal, India;
Natl Inst Technol Durgapur, Dept Comp Sci & Engn, Durgapur, W Bengal, India;
Natl Inst Technol Durgapur, Dept Comp Sci & Engn, Durgapur, W Bengal, India;
Indian Inst Engn Sci & Technol Shibpur, Dept Comp Sci & Technol, Sibpur, W Bengal, India;
Quantum-dot cellular automata (QCA); QCA defects; Parity preserving logic; Testability; Nano-electronics;
机译:使用基于量子点蜂窝自动机的方法的分层T(LT)逻辑减少方法的普通加法器和减法器的设计,分析和成本估计
机译:量子点元胞自动机上新型加法器/减法器的设计与仿真:布尔逻辑电路的根本偏离
机译:量子点细胞自动机中容错加法器的新设计
机译:量子点细胞自动机中可逆逻辑的1位和4位加法器设计
机译:量子点元胞自动机中的64位面积有效二进制加法器。
机译:量子点元胞自动机中高效全加器的设计
机译:用电源耗散分析使用新型1位全加法器Quantum-Dot Cellulatia的Baugh-Wohey乘法器设计