机译:在65 nm CMOS工艺中使用多值绝热逻辑的超低功耗乘法器
Ningbo Univ, Inst Circuits & Syst, 818 Fenghua Rd, Ningbo 315211, Zhejiang, Peoples R China;
Ningbo Univ, Inst Circuits & Syst, 818 Fenghua Rd, Ningbo 315211, Zhejiang, Peoples R China;
Ningbo Univ, Inst Circuits & Syst, 818 Fenghua Rd, Ningbo 315211, Zhejiang, Peoples R China;
Ningbo Univ, Inst Circuits & Syst, 818 Fenghua Rd, Ningbo 315211, Zhejiang, Peoples R China;
Univ New Hampshire, Durham, NH 03824 USA;
Ultra-low power; Multi-valued adiabatic logic; Literal Gate; Multiplier; Multiple thresholds;
机译:汽车可靠记忆集成到超低功耗40 nm CMOS逻辑过程中
机译:LSI实现的低功耗4 x 4位阵列两相时钟绝热静态CMOS逻辑乘法器
机译:片上多模式降压DC-DC转换器,用于使用65 nm标准CMOS逻辑工艺的多电源域SoC上的细粒度DVS
机译:基于65 nm CMOS的低功耗,高性能,基于阈值逻辑的标准单元倍增器
机译:基于65 nm CMOS的数字延迟锁定环的2 GHz倍频器
机译:具有片上能量采集和电源管理功能的超低功耗CMOS图像传感器
机译:一种65纳米CmOs的超低能量多标准JpEG协处理器,具有亚/近阈值电源电压