...
机译:使用降压图案化和伪栅极工艺制造纳米级三栅极场效应晶体管
Seoul Natl Univ, Dept Mat Sci & Engn, Interuniv Semicond Res Ctr, Gwanak Ro 1, Seoul 151744, South Korea;
Seoul Natl Univ, Dept Mat Sci & Engn, Interuniv Semicond Res Ctr, Gwanak Ro 1, Seoul 151744, South Korea;
Seoul Natl Univ, Dept Mat Sci & Engn, Interuniv Semicond Res Ctr, Gwanak Ro 1, Seoul 151744, South Korea;
Seoul Natl Univ, Dept Mat Sci & Engn, Interuniv Semicond Res Ctr, Gwanak Ro 1, Seoul 151744, South Korea;
Tri-gate FET; Gate-last; TiN; Al2O3; Step-down patterning; Dummy gate;
机译:CMOS晶体管栅极/侧壁间隔物图案制作工艺集成的可行方法
机译:石墨烯的低温合成和不使用转移工艺的顶栅场效应晶体管的制备
机译:多层WSe2场效应晶体管的图案化聚合物栅极的制作和独立控制
机译:Tri-栅极全耗尽CMOS晶体管:晶体管:制造,设计和布局
机译:新型三态量子点栅场效应晶体管:制造,建模和应用。
机译:基于MoS2纳米圆盘的背栅场效应晶体管的制备和电性能
机译:用于几层Wse2场效应晶体管的图案化聚合物栅极的制造和独立控制
机译:用于集成电路的互补Gaas结栅控异质结构场效应晶体管制造