机译:用于图像压缩的二维DWT系统架构
Faculty of Electrical Engineering, Universiti Teknologi Malaysia, 81310 Johor Bahru, Malaysia;
Faculty of Electrical Engineering, Universiti Teknologi Malaysia, 81310 Johor Bahru, Malaysia;
Faculty of Electrical Engineering, Universiti Teknologi Malaysia, 81310 Johor Bahru, Malaysia;
2-D discrete wavelet transform; Fast lifting; FPGA; Parallel architecture;
机译:使用二维DWT的高性能VLSI图像压缩技术架构
机译:审查用于图像压缩的2D / 3D DWT-IDWT VLSI架构
机译:用于生物特征图像压缩的DWT的高速VLSI架构:一项研究
机译:针对2-D DWT和2-D IDWT的高效VLSI架构设计
机译:DWT-DCT图像压缩方案。
机译:压缩感知成像系统中图像的压缩感知采集的有效有损压缩
机译:用于图像压缩的二维DWT系统架构