机译:MPEG类视频编码器的算法和VLSI架构概述
China Jiliang Univ, Hangzhou, Zhejiang, Peoples R China;
Peking Univ, Beijing, Peoples R China;
Shanghai Jiao Tong Univ, Shanghai, Peoples R China;
Shanghai Jiao Tong Univ, Shanghai, Peoples R China;
VLSI architecture; Video coding; H.264/AVC; High definition; Multiple target parameter tradeoff;
机译:一种高效硬件的多分辨率块匹配算法及其VLSI架构,适用于像MPEG的高清MPEG视频编码器
机译:用于多标准MPEG-like视频编解码器的运动矢量预测的常规VLSI架构
机译:用于高清视频编码系统的无损嵌入式压缩编码器的算法和VLSI架构设计
机译:并行H.264视频编码器的并行算术熵编码器的算法和VLSI架构
机译:用于错误控制编码和自适应视频缩放的低功耗,高速算法和VLSI架构。
机译:使用通用Hebbian算法的高效多通道Spike排序VLSI架构
机译:从标准规范到VLSI实现的MPEG样高清视频编码-AVS视频编码的算法和VLSI架构设计