机译:带符号数字算术的残差检验器,用于算术电路的误差检测
Department of Computer Science, Gunma University, 1-5-1 Tenjin-cho Kiryu-shi Gunma 376-8515, Japan;
error detection; signed-digit; residue arithmetic; multiply-accumulate arithmetic; residue checker;
机译:高性能VLSI系统的多值基数2有符号数字运算电路
机译:使用近似计算构建算术电路错误检测方案
机译:有符号数字表示的一种新的残差算术硬件算法
机译:使用最佳有符号数字加法器树的残差检查器对算术电路进行错误检测
机译:确定用于使用SAT解算器解决线性优化问题的最佳算术电路
机译:多巴胺预测误差背后的算术和局部电路
机译:用算法变换通过误差建模验证数据路径
机译:用残差编码检查算术错误的电路