机译:薄膜晶体管正面和背面的陷阱密度提取
Department of Electronics and Informatics, Ryukoku University, Seta, Otsu 520-2194, Japan;
extraction; trap density; front; back; interface; thin-film transistor; capacitance-voltage characteristic; polycrystalline silicon; laser crystallization;
机译:通过提取前后界面的陷阱密度来分析薄膜晶体管的等离子体处理和蒸汽热处理
机译:在高迁移率Znon薄膜晶体管中单独提取界面密度和散装陷阱状态的密度
机译:薄膜和薄膜晶体管绝缘子界面陷阱密度的提取技术
机译:薄膜和薄膜晶体管绝缘子界面陷阱密度的提取技术
机译:从界面陷阱处复合电流的线形中提取亚微米MOS晶体管中的沟道杂质浓度分布
机译:金属氧化物薄膜晶体管的界面和态体积密度的半分析萃取方法
机译:前后氧化物界面具有陷阱状态的多晶硅薄膜晶体管的装置模拟