...
机译:容错可逆二进制编码十进制加法器的新颖设计
College of Information Engineering, East China JiaoTong University, Nanchang, Jiangxi, P. R. China;
College of Information Engineering, East China JiaoTong University, Nanchang, Jiangxi, P. R. China;
College of Information Engineering, East China JiaoTong University, Nanchang, Jiangxi, P. R. China;
reversible logic; ZPL gate; ZQC gate; ZC gate; fault tolerant; BCD adder;
机译:二进制编码十进制乘法的可逆二进制到二进制编码十进制转换器的改进设计
机译:二进制编码十进制乘法的可逆二进制到二进制编码十进制转换器的改进设计。科学出版物
机译:紧凑型可逆二进制编码十进制加法器电路的设计
机译:利用可逆4位并行加法器设计可逆二进制编码十进制加法器
机译:FARHAD:用于高性能处理器的容错功率感知混合加法器。
机译:关于医学研究数据的打孔卡系统的注释:I.二进制-三进制-十进制代码
机译:减少功率高效二进制编码小数加法器的设计与实现
机译:纠错码在VLsI电路容错逻辑设计中的应用。