机译:浮点算术的统一可重构CORDIC处理器
Beijing Inst Technol Beijing Key Lab Embedded Real Time Informat Proc Beijing Peoples R China;
Beijing Inst Radio Measurement Beijing Peoples R China;
Beijing Inst Technol Beijing Key Lab Embedded Real Time Informat Proc Beijing Peoples R China;
Beijing Inst Technol Beijing Key Lab Embedded Real Time Informat Proc Beijing Peoples R China;
Commun Univ China Sch Informat Engn Beijing Peoples R China;
Reconfigurable architecture; CORDIC; Field Programmable Gate Array (FPGA); SAR imaging;
机译:基于冗余定因子CORDIC并合并缩放运算的统一算术处理器的设计
机译:基于冗余定因子CORDIC并合并缩放运算的统一算术处理器的设计
机译:流水线型50MHz CMOS 64位浮点算术处理器
机译:基于CORDIC算法的统一可重构浮点算法架构
机译:可重新配置的处理引擎,用于面积和功率有效的算术和矩阵运算。
机译:算术和基本数值处理之间的神经联系取决于算术问题的大小而不是按时间顺序排列
机译:浮点算术的统一可重构CORDIC处理器