...
机译:垂直链接将3D NoC拓扑和路由器仲裁器设计最小化
Mahendra Engn Coll, Dept Elect & Comp Engn, Namakkal, Tamil Nadu, India;
Karpagam Coll Engn, Dept Elect & Comp Engn, Coimbatore, Tamil Nadu, India;
Amrita Vishwa Vidyapeetham, Dept Math, Coimbatore, Tamil Nadu, India;
Network topology; vertical links; network calculus; arbiter; latency; chip area;
机译:在垂直部分连接的3-D-NoC中为路由器分配垂直链接
机译:跳过链接的实现和评估:节能NoC的动态重新配置拓扑
机译:芯片(NOC)链路中的串扰最小化,双二进制加权代码编解码器
机译:Rout3D:一种轻量级的自适应路由算法,用于容忍3D-NoC中的错误垂直链接
机译:3D-Nocs高性能和容错路由算法的设计与评估
机译:3D印刷的微镊子具有符合拓扑优化设计的兼容机制
机译:支持3D网络芯片的垂直链接:迈向自动化设计和分析流程