机译:紧凑的建模,将其作为规模化半导体技术与集成电路高级设计之间的桥梁
Jaypee Institute of Information Technology, Noida, India;
MOS-AK/GSA Group Manager, Commugny, VD (CH);
机译:使用用于评估互补金属氧化物半导体技术的模型和路线图作为带有集成电路重点模型生成器的预仿真程序,以进行早期技术和电路仿真
机译:用于功率集成电路的高级热机械数值建模的简单金属半导体子结构
机译:混合MWCNTB的热敏意识式建模与性能分析为纳米电子集成电路设计的大规模集成互连材料
机译:单片III-V / CMOS协整技术,可扩展的紧凑建模和混合电路设计
机译:新型基于硅的可控整流器(SCR)的器件的设计,表征和紧凑模型,用于集成电路中的静电放电(ESD)保护应用。
机译:一种多尺度PDMS制造策略可弥合集成电路和微流体之间的尺寸失配
机译:超大型集成电路中缩小CU互连的新技术。新型先进的Cu沉积过程,长时间抛出溅射。
机译:用于VLsI(超大规模集成)器件的集成电路制造工艺的计算机辅助设计(半导体集成电路的计算机辅助工程)。