高密度多檆能パッケージの高精度モデリング手法

摘要

近年，ディジタルネットワーク機器の小型，高機能化を担う技術として注目を集めるシステムインrnパッケージ（SIP）の正確な設計に必要となる，SIP内素子の高精度モデリング手法を確立した．SIPはその特長rnである小型，高集積化を実現するため，半導体や受動素子を樹脂内に封止したり，パッケージ内層の配線でLCrn回路を形成する．逆にこの構造により，試作評価後の部品変更による特性の調整が困難となる．したがって，試rn作前の高精度な設計技術，すなわち各回路素子の正確な電気特性の抽出が非常に重要となる．一般に回路素子のrn特性抽出には評価基板上に形成した他の伝送線路の特性を取り除く，すなわちDe-embedを行う．我々は，まずrnパッケージ基板上に実装される素子について，評価基坂上の伝送線路を高精度にDe-embedする手法を適用し，rn素子単体の特性を正確に抽出した．また，パッケージ内層に対しては村向容量など入出力端子が異なる層に取りrn出される場合に適用できるDe-embed手法を新たに確立した．更に，得られた結果をもとに設計時に容易に適用rnできる等価回路モデルを構築し，これによりSIP回路の高精度設計環境を実現した．